

XA8107 シリーズ

JTR33015-001

85mΩ 高機能パワースイッチ

■ 概要

XA8107 シリーズは低オン Pch MOS FET 内蔵のパワースイッチ IC です。
 保護機能として、電流制限機能、逆流防止機能($V_{OUT} \rightarrow V_{IN}$ への逆流を防止)、ソフトスタート機能、サーマルシャットダウン機能、低電圧誤動作防止回路(UVLO)を内蔵しています。
 また、パワースイッチの状態を監視するフラグ機能を搭載しています。フラグ端子は Nch オープンドレイン出力となっており、過電流検出中および過熱検出中、逆流防止機能動作中に Low レベルを出力します。
 CE 端子に印加する電圧レベルにより、ICをスタンバイ状態にすることができます。CE 端子入力論理は High アクティブ、Low アクティブから選択することが可能です。


■ 用途

● アミューズメント


■ 特長

入力電圧範囲	: 2.5V ~ 5.5V
最大出力電流	: 2A
ON 抵抗	: 100mΩ@ $V_{IN}=5.0V$ (TYP.) *SOT-25 (XA8107A,B)
消費電流	: 40 μ A@ $V_{IN}=5.0V$
スタンバイ電流	: 0.1 μ A (TYP.)
フラグ遅延時間	: 7.5ms (TYP.) *電流制限検出時 4ms (TYP.) *逆流電流検出時
保護回路	: 電流制限機能 逆流防止機能 サーマルシャットダウン機能 低電圧誤動作防止回路(UVLO) ソフトスタート機能
付加機能	: フラグ機能 CE 端子入力論理選択
電流制限反応時間	: 2 μ s (TYP.) *参考値
動作周囲温度	: -40°C ~ 105°C
パッケージ	: SOT-25
環境への配慮	: EU RoHS 指令対応、鉛フリー


■ 代表標準回路



■ 代表特性例



■ブロック図



* 上図のダイオードは、静電保護用のダイオードと寄生ダイオードです。

■製品分類

●品番ルール

XA8107①②③④⑤⑥-⑦

DESIGNATOR	ITEM	SYMBOL	DESCRIPTION
①	CE Logic	A	Refer to Selection Guide
		B	
②	Protection Circuits Type	C	
		D	
③④	Maximum Output Current	05	0.5A
		10	1.0A
		15	1.5A
		20	2.0A
⑤⑥-⑦ (*1)	Packages(Order Unit)	MR-G	SOT-25 (3,000pcs/Reel)

(*1) “-G”は、ハロゲン&アンチモンフリーかつ EU RoHS 対応製品です。


●セレクションガイド(Selection Guide)

TYPE	CE LOGIC SELECTABLE	SOFT-START	CURRENT LIMITER
AC	Active High	Yes	Yes
AD	Active High	Yes	Yes
BC	Active Low	Yes	Yes
BD	Active Low	Yes	Yes

TYPE	UVLO	FLG OUTPUT	REVERSE CURRENT PREVENTION
AC	Yes	Yes	Yes
AD	Yes	Yes	Yes
BC	Yes	Yes	Yes
BD	Yes	Yes	Yes

TYPE	THERMAL SHUT DOWN	LATCH PROTECTION
AC	Yes	No
AD	Yes	Yes
BC	Yes	No
BD	Yes	Yes

■端子配列



■端子説明

PIN NUMBER	PIN NAME	FUNCTIONS
SOT-25		
1	V _{OUT}	Output
2	V _{SS}	Ground
3	FLG	Fault Report
4	CE	ON/OFF Control
5	V _{IN}	Power Input

■機能表

PIN NAME	TYPE	Signal	STATUS
CE	A	H	Active
		L	Stand-by
		OPEN	Undefined State ^(*)
	B	H	Stand-by
		L	Active
		OPEN	Undefined State ^(*)

* CE 端子は OPEN 状態を避け、任意の固定電位として下さい。

■絶対最大定格

PARAMETER		SYMBOL	RATINGS	UNITS
Input Voltage		V_{IN}	-0.3 ~ 6.0	V
Output Voltage		V_{OUT}	-0.3 ~ 6.0	V
CE Input Voltage		V_{CE}	-0.3 ~ 6.0	V
FLG Pin Voltage		V_{FLG}	-0.3 ~ 6.0	V
FLG Pin Current		I_{FLG}	15	mA
Power Dissipation ($T_a=25^{\circ}\text{C}$)	SOT-25	P_d	760 (JESD51-7 基板) ^(*)	mW
Operating Ambient Temperature		T_{opr}	-40 ~ 105	$^{\circ}\text{C}$
Storage Temperature		T_{stg}	-55 ~ 125	$^{\circ}\text{C}$

* 各電圧定格は V_{SS} を基準とする。

^(*) 基板実装時の許容損失の参考データとなります。実装条件はパッケージインフォメーションをご参照下さい。

■電気的特性

Ta=25°C

PARAMETER	SYMBOL	CONDITIONS	MIN.	TYP.	MAX.	UNITS	CIRCUIT	
Input Voltage	V _{IN}	-	2.5	-	5.5	V	①	
On Resistance	R _{ON}	SOT-25 (XA8107A,B)	V _{IN} =3.3V ^(*)	-	115	135	mΩ	①
			V _{IN} =5.0V ^(*)	-	100	120	mΩ	
Supply Current	I _{SS}	V _{OUT} =OPEN	-	40	75	μA	②	
Stand-by Current	I _{STBY}	V _{IN} =5.5V, V _{OUT} =OPEN V _{CE} =V _{SS} (XA8107A series) V _{CE} =V _{IN} (XA8107B series)	-	0.01	1.0	μA	②	
Switch Leakage Current	I _{LEAK}	V _{IN} =5.5V, V _{OUT} =0V V _{CE} =V _{SS} (XA8107A series) V _{CE} =V _{IN} (XA8107B series)	-	0.01	1.0	μA	②	
Current Limit	I _{LIMIT}	V _{OUT} =V _{IN} -0.3V, XA8107xx05 series	0.81	0.90	0.99	A	①	
		V _{OUT} =V _{IN} -0.3V, XA8107xx10 series	1.26	1.40	1.54	A		
		V _{OUT} =V _{IN} -0.3V, XA8107xx15 series	1.71	1.90	2.09	A		
		V _{OUT} =V _{IN} -0.3V, XA8107xx20 series	2.16	2.40	2.64	A		
Short-Circuit Current	I _{SHORT}	V _{OUT} =0V, XA8107xx05 series	-	0.45	-	A	①	
		V _{OUT} =0V, XA8107xx10 series	-	0.70	-	A		
		V _{OUT} =0V, XA8107xx15 series	-	0.95	-	A		
		V _{OUT} =0V, XA8107xx20 series	-	1.20	-	A		
Current Limit Circuit Response Time ^(**)	t _{CLR}	V _{IN} =5.0V, V _{OUT} : OPEN→0V Measure from V _{OUT} =0V to when current falls below a certain I _{LIM} value	-	2.0	-	μs	①	
CE "H" Level Voltage	V _{CEH}	V _{IN} =5.5V, XA8107A series	1.5	-	5.5	V	①	
		V _{IN} =5.5V, XA8107B series	-	-	0.8			
CE "L" Level Voltage	V _{CEL}	V _{IN} =5.5V, XA8107A series	-	-	0.8	V	①	
		V _{IN} =5.5V, XA8107B series	1.5	-	5.5			
CE "H" Level Current	I _{CEH}	V _{IN} =5.5V, V _{CE} =5.5V	-0.1	-	0.1	μA	①	
CE "L" Level Current	I _{CEL}	V _{IN} =5.5V, V _{CE} =0V	-0.1	-	0.1	μA	①	
UVLO Detected Voltage	V _{UVLOD}	V _{IN} : 2.2V→1.7V	1.8	1.9	2.0	V	①	
UVLO Released Voltage	V _{UVLOR}	V _{IN} : 1.7V→2.2V	1.9	2.0	2.1	V	①	
UVLO Hysteresis	V _{UHYS}	-	-	0.1	-	V	①	

特に指定がない場合、V_{IN}=5.0V, I_{OUT}=1mA, V_{CE}=V_{IN} (XA8107A series) または、V_{CE}=V_{SS} (XA8107B series)

^(*) I_{OUT}=0.25A (XA8107xx05 series), I_{OUT}=0.5A (XA8107xx10 series), I_{OUT}=0.75A (XA8107xx15series), I_{OUT}=1.0A (XA8107xx20 series)

^(**) 設計参考値。このパラメータは参考用のみで提供されております。

■電気的特性


Ta=25°C

PARAMETER	SYMBOL	CONDITIONS	MIN.	TYP.	MAX.	UNITS	CIRCUIT	
turn-on time	t _{ON}	R _{LOAD} =10Ω, V _{CE} =0V→2.2V	-	0.60	1.00	ms	①	
turn-off time	t _{OFF}	R _{LOAD} =10Ω, V _{CE} =2.2V→0V	-	0.08	0.13	ms	①	
FLG output FET On-resistance	R _{FLG}	I _{FLG} =10mA, V _{OUT} =5.5V	-	15	20	Ω	③	
FLG output FET Leakage Current	I _{FOFF}	V _{IN} =5.5V, V _{FLG} =5.5V, V _{OUT} =OPEN	-	0.01	0.1	μA	③	
FLG delay time	t _{FD1}	over-current condition	6.5	7.5	8.5	ms	①	
	t _{FD2}	reverse-voltage condition	2.7	4.0	4.7	ms	①	
Reverse Current	I _{REV}	V _{IN} =0V, V _{OUT} =5.5V V _{CE} =5.0V (XA8107A series) V _{CE} =V _{SS} (XA8107B series)	-	0.1	1.0	μA	①	
Reverse Current Prevention Detect Voltage	V _{REV_D}	V _{IN} : 5.0V→4.7V V _{OUT} =5.0V	SOT-25 (XA8107A,B)		-	170	mV	①
Thermal Shutdown Detect Temperature	T _{TSD}	Junction Temperature	-	150	-	°C	①	
Thermal Shutdown Release Temperature	T _{TSR}	Junction Temperature	-	130	-	°C	①	
Thermal Shutdown Hysteresis Width	T _{HYS}	Junction Temperature	-	20	-	°C	①	


特に指定がない場合、V_{IN}=5.0V, I_{OUT}=1mA, V_{CE}=V_{IN} (XA8107A series) または、V_{CE}=V_{SS} (XA8107B series)

■タイミングチャート

●turn-on time, turn-off time



XA8107 シリーズ A タイプ




XA8107 シリーズ B タイプ


■ 測定回路図

$C_{IN}=1.0\ \mu\text{F}$, $C_L=1.0\ \mu\text{F}$


1) CIRCUIT①



2) CIRCUIT②



3) CIRCUIT③




■動作説明

XA8107 シリーズは Pch MOS FET 内蔵のスイッチ IC です。

本製品の内部は、CE 回路、UVLO 回路、TSD 回路、電流制限回路、逆流電流防止回路、コントロールブロック等で構成されています。コントロールブロックでスイッチ トランジスタのゲート電圧を制御します。

また、出力電圧と出力電流の状態に応じて、電流制限回路、逆流電流防止回路が動作します。(BLOCK DIAGRAM 参照)



BLOCK DIAGRAM (XA8107 シリーズ)

<CE 端子>

CE 端子の信号により IC 内部回路を動作状態あるいは停止状態に制御することができます。

CE 端子に入力する電圧は、CE 端子電圧規格内であれば論理は確定され動作に支障はありませんが、VIN または VSS 以外の中間電圧を入力すると、IC 内部回路の貫通電流により消費電流が増加します。また、CE 端子がオープンでは不定動作となります。

<過熱保護機能(サーマルシャットダウン)>

過熱保護としてサーマルシャットダウン(TSD)回路を内蔵しています。

ジャンクション温度が検出温度に達するとスイッチトランジスタを強制的にオフさせます。

スイッチトランジスタがオフ状態を継続したままジャンクション温度が解除温度まで下がるとスイッチトランジスタがオン状態となり(自動復帰)、再度スイッチ動作を開始します。サーマルシャットダウン検出と同時に、フラグ端子は Low レベル出力となります。また、サーマルシャットダウン解除と同時に、フラグ端子は High レベル出力に戻ります。

<UVLO 機能>

VIN の低下による誤出力防止としてアンダーボルテージロックアウト(UVLO)回路を内蔵しています。VIN が検出電圧に達するとスイッチトランジスタを強制的にオフさせ、解除電圧に達するとスイッチトランジスタがオン状態となり(自動復帰)、再度スイッチ動作を開始します。

<ソフトスタート機能>

IC 起動時出力コンデンサ(CL)にチャージされる VIN-VOUT 間の電流(突入電流)を抑え、且つ、突入電流による VIN の変動を抑える事が可能です。

ソフトスタート時間は内部で最適化されており、出力オン時間として定義されます。(TYP: 0.6ms)

■動作説明

<電流制限、短絡保護機能>

出力電流が制限電流値に達すると、定電流制限回路が動作し、出力電圧を低下させます。また、 V_{OUT} 端子が V_{SS} にショートした場合、出力電流は短絡電流値で既定された電流値に制限されます。過電流状態が 7.5ms(TYP.)続くと、フラグ端子は Low レベル出力となります。

電流制限回路は自動復帰タイプ(製品タイプ C)とラッチオフタイプ(製品タイプ D)の 2 種類をラインアップしており、FLG 端子 Low レベル出力後の動作が異なります。

自動復帰タイプは、出力電流が制限電流値で制限され続けます。過電流状態が解消され最大出力電流以下の状態が 7.5ms(TYP.)続くと、FLG 端子は High レベル出力に戻ります。

ラッチオフタイプは、FLG 端子 Low レベル出力後にスイッチトランジスタがオフします。過電流状態が解消されるかどうかに関係なく、オフ状態が保持されます。

CE 端子の入力信号で IC をオフにして再度立ち上げるか、入力電圧を UVLO 検出電圧以下とした後に、UVLO 解除電圧以上を印加することで、ラッチ動作は解除されます。

<逆流防止機能>

V_{OUT} 端子から V_{IN} 端子に逆流する電流を防止する回路が内蔵されています。入力電圧と V_{OUT} 端子の電圧の差が、IC 内部で設定された検出電圧以上となった場合、逆流防止回路が動作しスイッチトランジスタはオフとなり、 V_{OUT} 端子から V_{IN} 端子に流れる逆流電流を 0.1 μ A(TYP.)に抑えます。

逆流防止回路が動作した状態が 4ms(TYP.)続くと、FLG 端子は Low レベル出力となります。逆流防止機能は自動復帰タイプ(製品タイプ C)とラッチオフタイプ(製品タイプ D)の 2 種類をラインアップしており、FLG 端子 Low レベル出力後の動作がそれぞれ異なります。

自動復帰タイプは、出力電圧が入力電圧を下回ると、直ちに逆流防止回路が停止し、スイッチトランジスタは再度オンします。出力電圧が入力電圧を下回る状態が 4ms(TYP.)続くと、FLG 端子は High レベル出力に戻ります。

ラッチオフタイプは、逆電圧状態が解消されても、スイッチトランジスタのオフ状態が保持されます。CE 端子の入力信号で IC をオフにして再度立ち上げるか、入力電圧を UVLO 検出電圧以下とした後に UVLO 解除電圧以上を印加することで、ラッチ動作は解除されます。

■動作説明

<フラグ機能>

スイッチの状態を監視するフラグ(FLG)回路を搭載しています。FLG 端子は保護回路動作中に Low レベルを出力します。尚、FLG 端子は Nch オープンドレイン出力となっており、プルアップ抵抗は 10k Ω ~ 100k Ω の値を推奨します。

・自動復帰タイプ(製品タイプ C)

保護機能	FLG 端子 Low レベル出力	FLG 端子 High レベル出力へ復帰
電流制限機能	過電流検出から 7.5ms(TYP)後	過電流解除から 7.5ms(TYP)後
逆流防止機能	逆電圧検出から 4.0ms(TYP)後	逆電圧解除から 4.0ms(TYP)後
過熱保護機能	過熱検出と同時	過熱解除と同時

・ラッチオフタイプ(製品タイプ D)


保護機能	FLG 端子 Low レベル出力	FLG 端子 High レベル出力へ復帰
電流制限機能	過電流検出から 7.5ms(TYP)後	ラッチ動作解除時
逆流防止機能	逆電圧検出から 4.0ms(TYP)後	ラッチ動作解除時
過熱保護機能	過熱検出と同時	過熱解除と同時

■使用上の注意


1. 一時的、過渡的な電圧降下および電圧上昇等の現象について。
絶対最大定格を超える場合には、劣化または破壊する可能性があります。
2. 配線のインピーダンスが高い場合、出力電流によるノイズの回り込みが起こしやすくなり、動作が不安定になることがあります。特に V_{IN} および V_{SS} の配線は十分強化してください。
3. 入力コンデンサ(C_{IN})、出力コンデンサ(C_L)はできるだけ配線を短く IC の近くに配置してください。
入力及び出力コンデンサは $1.0 \mu F$ 以上の容量値を推奨致します。
4. V_{IN} 端子に動作最大電圧を超える電圧を印加した状態で、 V_{OUT} 端子が V_{SS} レベルにショートされた場合、デバイスの動作に深刻な影響を与える可能性がありますので、動作電圧範囲内でご使用下さい。
5. 当社では製品の改善、信頼性の向上に努めております。
しかしながら、万が一のためにフェールセーフとなる設計およびエージング処理など、装置やシステム上で十分な安全設計をお願いします。

■ 特性例


(1) UVLO detect Voltage vs. Input Voltage




(2) UVLO release Voltage vs. Input Voltage




(3) UVLO threshold Voltage vs. Ambient Temperature




(4) Stand-by Current vs. Input Voltage



(5) Stand-by Current vs. Ambient Temperature




(6) Supply Current vs. Input Voltage (sweep up)




■ 特性例


(7) Supply Current vs. Ambient Temperature




(8) CE "H" Level Voltage vs. Input Voltage




(9) CE "L" Level Voltage vs. Input Voltage




(10) CE threshold Voltage vs. Ambient Temperature



(11) On Resistance vs. Input Voltage




(12) On Resistance vs. Ambient Temperature




■ 特性例


(13) turn-on time vs. Input Voltage




(14) turn-on time vs. Ambient Temperature




(15) turn-off time vs. Input Voltage




(16) turn-off time vs. Ambient Temperature



(17) FLG delay time over-current vs. Ambient Temperature





(18) FLG delay time reverse-voltage vs. Ambient Temperature




■ 特性例


(19) Output Voltage vs. Output Current




(20) turn-on Delay vs. Rise Time ($C_L=1.0\mu\text{F}$)




(21) turn-off Delay vs. Fall Time ($C_L=1.0\mu\text{F}$)



(22) turn-on Delay vs. Rise Time ($C_L=120\mu\text{F}$)





(23) turn-off Delay vs. Fall Time ($C_L=120\mu\text{F}$)




■ 特性例

(24) Short Circuit Current, Device Enabled Into Short




(25) Short-Circuit Transient Response

($V_{OUT}=5.0\Omega \rightarrow$ short, $C_L=1.0\mu F$)




(26) Short-Circuit Transient Response

(V_{OUT} =short $\rightarrow 5.0\Omega$, $C_L=1.0\mu F$)




(27) Short-Circuit Transient Response

(V_{OUT} =open \rightarrow short, $C_L=1.0\mu F$)



(28) Short-Circuit Transient Response


(V_{OUT} =short \rightarrow open, $C_L=1.0\mu F$)



■ 特性例


(29) Short-Circuit Transient Response

($V_{OUT}=5.0\Omega \rightarrow \text{short}$, $C_L=120\mu\text{F}$)




(30) Short-Circuit Transient Response

($V_{OUT}=\text{short} \rightarrow 5.0\Omega$, $C_L=120\mu\text{F}$)




(31) Short-Circuit Transient Response

($V_{OUT}=\text{open} \rightarrow \text{short}$, $C_L=120\mu\text{F}$)





(32) Short-Circuit Transient Response

($V_{OUT}=\text{short} \rightarrow \text{open}$, $C_L=120\mu\text{F}$)





(33) UVLO Transient Response ($C_L=1.0\mu\text{F}$)




■ 特性例


(34) UVLO Transient Response (CL=120 μ F)




(35) Reverse Voltage Detected Voltage (CL=1.0 μ F)




(36) Reverse Voltage Released Voltage (CL=1.0 μ F)



(37) Reverse Voltage Detected Voltage (CL=120 μ F)





(38) Reverse Voltage Released Voltage (CL=120 μ F)




■ 特性例


(39) CE Transient Response



(40) Short Applied



(41) Current Limit adapted time



■パッケージインフォメーション

最新のパッケージ情報については www.torex.co.jp/technical-support/packages/ をご覧ください。

PACKAGE	OUTLINE / LAND PATTERN	THERMAL CHARACTERISTICS	
SOT-25	SOT-25 PKG	JESD51-7 Board	SOT-25 Power Dissipation


■マーキング 1

●SOT-25 5桁マーキング位置

○マーキング文字は下記の仕様にて作成する

- ①マーキング方式： ガラスマスク法
- ②文字書体： ヘルベチカ・メディウム・コンデンス部分修正
- ③寸法位置： 下記に示す
- ④モールド樹脂は、黒色を使用し、表面状態は梨地とする。

●SOT-25 5桁マーキング寸法




シンボル	寸法(mm)
A	0.60±0.1
B	0.30±0.1
C	0.10±0.1
D	1.90±0.2
E	(0.30)
F	(0.15)

※左記図内 1 2 3 4 5 はマーキングを表し、各製品のマーク仕様内、①②③④⑤に対応する。

■マーキング 2

●SOT-25

SOT-25



① 製品シリーズを表す。(製品シリーズはマーク①と③の組み合わせで判断する。)

シンボル	品名表記例
Z	XA8107*****-G

② タイプを表す。

シンボル	CE LOGIC	Protection Circuits Type	品名表記例
1	Active High	Auto-recovery	XA8107AC****-G
2	Active High	Latch-off	XA8107AD****-G
3	Active Low	Auto-recovery	XA8107BC****-G
4	Active Low	Latch-off	XA8107BD****-G

③ 最大出力電流を表す。

シンボル	電流(A)	品名表記例
1	0.5	XA8107**05**-G
2	1.0	XA8107**10**-G
3	1.5	XA8107**15**-G
4	2.0	XA8107**20**-G

④,⑤ 製造ロットを表す。

01~09、0A~0Z、11~9Z、A1~A9、AA~AZ、B1~ZZ を繰り返す。
(但し、G, I, J, O, Q, W は除く。反転文字は使用しない。)

1. 本データシートに記載された内容(製品仕様、特性、データ等)は、改善のために予告なしに変更することがあります。製品のご使用にあたっては、その最新情報を当社または当社代理店へお問い合わせ下さい。
2. 本データシートに記載された内容は、製品の代表的動作及び特性を説明するものでありそれらの使用に関連して発生した第三者の知的財産権の侵害などに関し当社は一切その責任を負いません。又その使用に際して当社及び第三者の知的財産権の実施許諾を行うものではありません。
3. 本データシートに記載された製品或いは内容の情報を海外へ持ち出される際には、「外国為替及び外国貿易法」その他適用がある輸出関連法令を遵守し、必要な手続きを行って下さい。
4. 本製品は、1)原子力制御機器、2)航空宇宙機器、3)医療機器、4)車両・その他輸送機器、5)各種安全装置及び燃焼制御装置等々のように、その機器が生命、身体、財産等へ重大な損害を及ぼす可能性があるような非常に高い信頼性を要求される用途に使用されることを意図しておりません。これらの用途への使用は当社の事前の書面による承諾なしに使用しないで下さい。
5. 当社は製品の品質及び信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生します。故障のために生じる人身事故、財産への損害を防ぐためにも設計上のフェールセーフ、冗長設計及び延焼対策にご留意をお願いします。
6. 本データシートに記載された製品には耐放射線設計はなされていません。
7. 保証値を超えた使用、誤った使用、不適切な使用等に起因する損害については、当社では責任を負いかねますので、ご了承下さい。
8. 本データシートに記載された内容を当社の事前の書面による承諾なしに転載、複製することは、固くお断りします。

トレックス・セミコンダクター株式会社

<変更履歴>

2020/04/01 JTR33015-001 新規作成